

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11074404 A

(43) Date of publication of application: 16 . 03 . 99

(51) Int CI

H01L 23/12 H01L 23/50

(21) Application number: 09231954

(71) Applicant

NEC CORP

(22) Date of filing: 28 . 08 . 97

(72) Inventor:

TABUCHI KOJI


(54) BALL-GRID-ARRAY SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To decrease the inductance of a GND wiring and to improve heat radiation property in a BGA(ball grid array) using a lead frame.

SOLUTION: The lead frame having an island 2 and an inner lead 3 is used. The part of the inner lead 3 other than a solder-ball mount part 4 is made thin by half etching. A semiconductor chip 1 is mounted on the island 2. The GND pad on a chip 1 is connected to the island 2 with a wire 3. At the same time, the electrode pad on the chip 1 other than the GND pad is connected to the inner tip part of the inner lead 3 through the wire 5. After the entire body is sealed with sealing resin, solder balls 6 are attached to the back surfaces of a solder-ball mount part 4 of the inner lead 3 and the island part 2.

COPYRIGHT: (C)1999,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平11-74404

(43)公開日 平成11年(1999) 3月16日

(51) Int.Cl.4

HO1L 23/12

裁別記号

FI

H01L 23/12

L

23/50

23/50

R

審査請求 有 請求項の数5 OL (全5頁)

(21)出願番号

特願平9-231954

(71) 出題人 000004237

(72)発明者 田淵 浩司

日本電気株式会社

(22)出廣日 平成9年(1997)8月28日 東京都港区芝五丁目7番1号

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 尾身 祐助

(54) 【発明の名称】 ボールグリッドアレイ型半導体装置

(57)【要約】

【目的】 リードフレームを使用するBGAにおいて、 GND配線のインダクタンスを低減し、かつ、放熱性を 向上させる。

【構成】 アイランド2とインナーリード3とを有する リードフレームを用い、インナーリード3の半田ボール 取り付け部4を除く部分をハーフエッチングして薄くす る。アイランド2上に半導体チップ1を搭載し、チップ 上のGNDパッドをワイヤー5にてアイランド2に接続 するとともに、チップ上のGNDパッド以外の電極パッ ドをワイヤー5を介してインナーリード3の内側先端部 に接続する。全体を封止樹脂7にて封止した後、インナ ーリード3の半田ボール取り付け部4とアイランド2の 裏面に半田ポール6を取り付ける。



1… 半導体チップ .

アイランド

インナーリード


4… 半田ポール取り付け部

5…ワイヤー

6…半田ポール

7…對止樹脂

【図1】




1… 半等件チップ

2… アイランド 3… インナーリード


- 半田ボール取り付け部

6…半田ポール 7… 対止機脂


【図3】



[図5]




【図2】



8…吊リリード 9…封止ライン

[図4]



【特許請求の範囲】

【請求項1】 リードフレームのアイランド上に半導体チップがマウントされ、ボール取り付け部を有しその内側先端部が前記アイランドの周囲に配列されているインナーリードの内側先端部と前記半導体チップの電極バッドとがワイヤーにより接続され、少なくとも前記半導体チップおよび前記ワイヤーが樹脂により封止され、前記インナーリードのボール取り付け部に導電性ボールが取り付けられたボールグリッドアレイ型半導体装置において、前記半導体チップのGNDバッドと前記アイランドとがワイヤーにより接続され、かつ、前記アイランドとがワイヤーにより接続され、かつ、前記アイランドの半導体チップの搭載面とは反対側の面に実装基板上への接続手段が設けられていることを特徴とするボールグリッドアレイ型半導体装置。

【請求項2】 前記アイランドに設けられた前記実装基板上への接続手段が導電性ボールであることを特徴とする請求項1記載のボールグリッドアレイ型半導体装置。

【請求項3】 前記アイランドに設けられた前記実装基板上への接続手段が金属板であることを特徴とする請求項1記載のボールグリッドアレイ型半導体装置。

【請求項4】 前記インナーリード、または、前記アイランドおよび前記インナーリードは、ボール取り付け部を除いて半導体チップのマウント面と反対側の面がハーフエッチングされていることを特徴とする請求項1または2記載のボールグリッドアレイ型半導体装置。

【請求項5】 前記アイランドのサイズは、その一辺の 長さが搭載される半導体チップの一辺の長さより1.6 ~2.6mm長いことを特徴とする請求項1記載のボー… ルグリッドアレイ型半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ボールグリッドアレイ型半導体装置に関し、特にリードフレームを用いたボールグリッドアレイ型半導体装置に関する。

[0002]

【従来の技術】半導体チップの高集積化に伴い、パッケージの多ピン化が進行しているが、これに伴いパッケージの周辺部にのみ外部リードを配置するQFP (Quad F lat Package) やQFJ (Quad F lat J-leaded Package) などに代わって、面状に外部リードが配置されるボールグリッドアレイ (Ball Grid Array: BGA) 方式のパッケージが多く用いられるようになってきている。通常、BGAにはプリント基板を配線基材とした構造が多く使用されるが、プリント基板が電源回路やGND回路の強化のために電源層やGND層が設けられさらに実装の高密度化のために配線が多層化され配線層間がスルーホールにより接続される構造となるため、リードフレームを使用するQFP、QFJ等に比較して非常に高価なパッケージになってしまう。

【0003】そこで、安価なリードフレームを配線基材

として使用するBGAが開発され、実用化されている。 以下、図5を参照して従来のリードフレームを用いたB GA型半導体装置について説明する。半導体チップが搭 載されるアイランド2と、半田ポール取り付け部4を有 しその内側先端部がアイランド2の周辺に配列されてい るインナーリード3とを有するリードフレームを用意 し、インナーリード3の半田ボール取り付け部4を除く 部分をハーフエッチングして薄くする。そして、半導体 チップ1をアイランド2上に接着剤を介してマウント し、半導体チップ1の電極パッドとインナーリード3の 内側先端部とをワイヤー5にて接続する。この際に、チ ップ上のGNDバッドも同様にインナーリードに接続さ れる。その後、トランスファモールド法により半導体チ ップ1、アイランド2、インナーリード3およびワイヤ -5を封止樹脂7にて封止し、最後にインナーリード3 の半田ボール取り付け部4に半田ボール6を取り付け て、従来のBGA型半導体装置の製造工程が完了する。 【0004】なお、リードフレームを用いたBGA型半 導体装置は、特開平4-277636号公報(メッキ処 理を行ったリードフレームの半導体チップ搭載面と反対 側の面に絶縁性のキャリアフィルムを貼り付けて接合体 を形成し、半導体チップ搭載後半導体チップ搭載側の片 面を樹脂封止する)、特開平8-204062号公報 (インナーリードの拡張領域上にサポート樹脂を設け、 半導体チップとインナーリードの拡張領域間をサポート 樹脂を跨ぐワイヤーによって接続する。サポート樹脂上 のワイヤーを露出させた状態で樹脂モールドを行い、ワ イヤーのインナーリード上のボンディング点とサポート 樹脂間でワイヤーを切断すると共にサポート樹脂上でワ イヤーに接続された半田ボールを形成する)、特開平8 - 139259号公報 (インナーリードの外部端子部を リード形成面にそい二次元的に配列する) などにより公 知となっている。

[0005]

【発明が解決しようとする課題】図5を参照して説明した従来技術では、半導体チップ上のGNDバッドはワイヤー5を介してインナーリード3に接続された後、半田ボールを介して実装基板上のGNDバターンに接続されていた。そのため、GND回路の配線経路が長くなり、インダクタンスの増大により、電気特性の劣化を招いていた。

【0006】また、上記の従来例では、半導体チップの発熱はアイランドの裏面を露出させることによりアイランドを介して大気中に放散することを意図しているが、外気の熱伝達率がパッケージを構成する材料の熱伝導率に比べ著しく悪いため、十分な放熱効果は得られていない。アイランドの裏面が露出しているため強制空冷下であれば十分な効果を期待できるが、一般的には無風状態で使用されることが多いため、半導体装置の温度上昇を招き、高密度化と高速動作に対応できるパッケージ構造

とはなっていなかった。よって、本発明の解決すべき課題は、安価でかつLSIの高密度化と高速動作に対応できるパッケージ構造を提供できるようにするために、リードフレームを用いたBGAにおいて、GND配線のインダクタンスを低減し、かつ、放熱性を向上させることである。

[0007]

【課題を解決するための手段】上述した本発明の課題は、半導体チップ上のGNDパッドをワイヤーにてリーーフレームのアイランドに接続し、このアイランドを実装基板上のGNDパターンに接続できるようにすることにより、解決することができる。

【0008】 [作用] 本発明においては、半導体チップのGNDパッドとアイランドとをワイヤーにて接続し、さらにアイランドを半田ボールや金属板を介して直接的に実装基板上のGNDパターンに接続するため、半導体チップのGNDパッドから実装基板までを最短の配線経路で接続することが可能となり、GND回路のインダクタンスを低減することができる。更にアイランドを実装基板に半田ボールや金属板を介して直接的に接続しているため、半導体チップの発熱をアイランドから直接基板へ逃がすことができ、パッケージの低熱抵抗化を図ることができる。

[0009]

【発明の実施の形態】本発明によるボールグリッドアレイ型半導体装置は、リードフレームのアイランド(2)上に半導体チップ(1)がマウントされ、ボール取り付け部(4)を有しその内側先端部が前記アイランドの周囲に配列されているインナーリード(3)の内側先端部と前記半導体チップの電極パッドとがワイヤー(5)により接続され、少なくとも前記半導体チップおよび前記ワイヤーが樹脂(7)により封止され、前記インナーリードのボール取り付け部に導電性ボール(6)が取り付けられたものであって、前記半導体チップのGNDパッドと前記アイランド(2)とがワイヤー(5)により接続され、かつ、前記アイランドの半導体チップの搭載面とは反対側の面に実装基板上への接続手段が設けられていることを特徴としている。

【0010】そして、好ましくは、前記アイランドに設けられた前記実装基板上への接続手段は、導電性ボール(6)または金属板(10)によって構成される。また、前記インナーリード、または、前記アイランドおよび前記インナーリードは、ボール取り付け部を除いて半導体チップのマウント面と反対側の面がハーフェッチングされて薄くなされている。

[0011]

【実施例】次に、本発明の実施例について図面を参照し て詳細に説明する。

[第1の実施例] 図1は、本発明の第1の実施例を示す BGA型半導体装置の断面図であり、図2はこの実施例 において用いられるリードフレームの約1/4の状態を示す平面図であって、図示された部分はリードフレームの左上の部分である。図2に示されるように、中央に半導体チップが搭載されるアイランド2が配置され、その周辺部にはインナーリード3の内側先端部が配列されており各インナーリードはこのアイランド周辺部から放射状に延びて図外フレーム部に連結されている。また、アイランド2は4本の吊りリード8を介して図外フレーム部に支持されている。各インナーリード3には半田ボール取り付け部4が1つずつ設けられている。図において破線は封止ライン9を示す。

【0012】図1に示されるように、インナーリード3 は半田ボール取り付け部4を除いた部分が裏面よりハー フエッチングされて薄くなされている。ここで、リード・ フレームの材料は特に限定はしないが、電気的熱的特性 を考慮すると銅系の材料を用いることがより好ましい。 また、本発明のリードフレームでは、微細加工を容易に するためにインナーリード3の半田ボール取り付け部4 以外にハーフエッチングを施しているが、安定したリー ドフレームを製造するには、リードフレームの板厚とし てはO.125mm程度のものを使用し、ハーフエッチ ングを80μm程度施し、残りの配線の厚さを40μm 程度にすることが望ましい。リードフレームの板厚をこ れ以上厚くすると、エッチング量が増加することに加え 製造上その膜厚コントロールが難しくなるからであり、 またリードフレームの板厚をこれ以上薄くすると、リー ドフレームの変形が生じやすくなるからである。

【0013】またアイランド2のサイズについては、後述のアイランド2へのワイヤーボンディングを可能ならしめるために、搭載される半導体チップのサイズより1.6~2.6mm程度、片側でチップサイズ+0.8~1.3mm程度大きくすることが望ましい。その理由としては、GNDパッドーアイランド間をワイヤーボンディングするときには、極力短いワイヤーで接続することが望ましいが、ボンディング点がチップに近付き過ぎると、ワイヤーが半導体チップのエッジに接触する危険性があるので、ワイヤーのアイランドへのポンディング点としてはチップ端より0.6mm程度離れていることが望ましく、これに加えてチップのマウント位置精度、ボンディングの位置精度、リードフレーム(アイランド)の寸法公差を考慮する必要があるからである。

【0014】こうして得られたリードフレームを用い、図1に示すように、まず半導体チップ1をアイランド2にAgペースト等の導電性接着剤を用いてマウントし、半導体チップ1のGNDバッドをアイランド2にワイヤー5にて接続し、さらにGNDバッド以外の電極バッドをインナーリード3の内側先端部にワイヤー5にて接続する。続いて、トランスファモールド法により、半導体チップ1、アイランド2、インナーリード3およびワイヤー5を、アイランド2の裏面および半田ボール取り付

け部4の表面が露出するように、封止樹脂7にて封止する。次に、パッケージ裏面に露出したインナーリード3の半田ボール取り付け部4およびアイランド2に半田ボール6を取り付ける。この際にアイランド2上の半田ボール6の配列については特に限定はされない。こうして本発明の表面実装型半導体装置が得られる。

【0015】次に、本実施例の作用について説明する。 図1に示すように、半導体チップ1のGNDパッドが、 従来例の場合のようにインナーリードではなく、チップ 直下のアイランド2にワイヤー5を介して接続され、そ してGNDパッドが接続されたアイランド2は半田ポー ル6を介して実装基板を接続される。これにより、半導 体チップ1から実装基板に至る配線経路は最短となり、 GND回路のインダクタンスを従来と比較して約50% 程度低減することができる。さらに、アイランドが複数 の半田ボールにより接続されることによりGND回路が 低抵抗化され、またアイランド2がGNDプレーンとし て機能することによりGND電位の安定化を図ることが できる。また、半導体チップ1の発熱をアイランド2を 経由して実装基板に直接逃がすことができるため放熱性 も高まり、約15%程度の熱抵抗の低減を図ることがで きる。 . .

【0016】[第2の実施例] 図3は、本発明の第2の実施例を示す断面図である。同図において、図1に示した第1の実施例の部分と同等の部分には同一の参照番号が付せられているので重複した説明は省略するが、本実施例においては、第1の実施例において設けられていたアイランド下の半田ボールが除去され、代わってアイランド2下にこれと同形でパッケージのスタンドオフ分より若干薄い厚み、つまり実装時に半田ボール6が溶融してなる高さと同等な厚みに形成された金属板10が導電性接着剤を介して貼り付けられる。これを実装時に、実装基板のGND配線パターン上に半田等を介して接続する。これにより、半田ボール6を介して接続する時よりも、さらに放熱性を高めることが可能となる。

【0017】[第3の実施例]図4は、本発明の第3の実施例を示す断面図である。本実施例の図1に示した第1の実施例と相違する点は、アイランド2の半田ポール取り付け部以外の部分がハーフェッチングされそのエッチング部分が封止樹脂7により被覆されている点である。本実施例では、アイランド2下にGND配線以外の配線を通す際にアイランドとの接触の可能性をなくすことができるとともに、GNDに対する寄生容量を低減することができる。なお、以上の実施例では、外部端子に

半田ボールを使用する例について説明したが、本発明においては必ずしも半田ボールである必要はなく、例えば銅製などの金属ボールに半田を被覆したもの、あるいは、金属メッキの施された絶縁性ボールに半田を被覆したものなどを用いてもよい。

[0018]

【発明の効果】以上説明したように、本発明によるBG A型半導体装置は、半導体チップのGNDパッドをアイ ランドにワイヤーを用いて接続し、さらにアイランドを 実装基板上のGND配線パターンに接続するものである ので、チップ上のGNDパッドを最短で実装基板のGN Dパターンに接続することができ、GND回路のインダ クタンスを低減することができる。また、従来は、GN Dパッドはインナーリードを用いて1ないし数個の半田 ポールにて実装基板と接続されていたが、本発明によ り、より多くの半田ポールによる接続が可能になり、さ らにアイランドがGNDプレーンとして機能することに より、GND回路の低抵抗化と安定化を実現することが できる。また、従来、GND回路用に使用していたイン ナーリードを信号系パッド用もしくは電源系パッド用に 用いることができるという副次的な効果も期待できる。 また、半導体チップの搭載されたアイランドが半田ボー ルなどを介して実装基板と接続されているので、半導体 チップの発熱をアイランドを経由して実装基板に直接放 散させることができ、パッケージの熱抵抗を低減させて 半導体装置の温度上昇を抑えることができる。

【図面の簡単な説明】

- 【図1】本発明の第1の実施例の断面図。
- 【図2】本発明の第1の実施例に用いられるリードフレ ームの平面図。
- 【図3】本発明の第2の実施例の断面図。
- 【図4】本発明の第3の実施例の断面図。・
- 【図5】従来例の断面図。

【符号の説明】

- 1 半導体チップ
- 2 アイランド
- 3 インナーリード
- 4 半田ポール取り付け部
- 5 ワイヤー
- 6 半田ボール
- 7 封止樹脂
- 8 吊りリード
- 9 封止ライン
- 10 金属板